Arhitektura RISC je računalnik z manjšim številom navodil. Gre za vrsto mikroprocesorske arhitekture, ki uporablja majhen optimiziran nabor navodil, v nasprotju s prejšnjimi tipi arhitektur z razširjenim naborom algoritemskih podatkov. Izraz RISC je predstavil David Patterson iz projekta Berkeley RISC.

Opredelitev

Računalnik z omejenim naborom ukazov je naprava, katere arhitektura niza ukazov (ISA) ima nabor atributov, ki ji omogočajo, da ima nižje cikle CPI kot zapleten niz ukazov v računalnik (CISC). Splošni koncept RISC je koncept računalnika, ki vsebuje majhen nabor preprostih in pogostih algoritmov, vendar ne razširjenega niza kompleksnih in specializiranih sekvenc. Druga skupna značilnost RISC je arhitektura nalaganja /shranjevanja, kjer se dostop do pomnilnika izvaja le z določenimi navodili.

Zgodovina in razvoj

Prvi projekti RISC so prišli iz IBM, Stanford in UC Berkeley v 70. in 80. letih 20. stoletja. IBM 801 Stanford MIPS in Berkeley RISC I in II sta razvili s podobno filozofijo, znano kot RISC. Nekatere značilnosti zasnove so bile značilne za večino RISC procesorjev:

Čas trajanja enega cikla: procesorji imajo CPI - čas za sledenje navodilom enega cikla. To je posledica optimizacije vsakega ukaza na CPU.

Obdelava tekočih trakov: tehnični algoritem, ki omogoča hkratno izvajanje delov ali stopenj navodil za učinkovitejše ravnanje z navodili.

Veliki seznamRegistri: Filozofija oblikovanja RISC običajno vključuje več registrov za preprečevanje čezmernih interakcij v pomnilniku.

Čeprav so bili številni računalniki iz šestdesetih in sedemdesetih let prejšnji modeli RISC, sodoben koncept sega v osemdeseta leta. Predvsem dva projekta na Stanfordu in na Univerzi v Kaliforniji obsegata to konceptualno idejo. Stanfordov MIPS bo postal komercialno uspešen model, Univerza v Berkeleyju pa je celoten koncept poimenovala SPARC. Še en uspeh tega obdobja so bili napori IBM-a, ki so na koncu privedli do Power Architecture. Ker so se ta območja razvila v poznih osemdesetih letih in še posebej v zgodnjih devetdesetih letih, je veliko projektov razcvetelo, kar je ključno za trg Unixovih delovnih postaj, kot tudi vgrajenih procesorjev v laserskih tiskalnikih, usmerjevalnikih in podobnih izdelkih. .

Prednosti in slabosti arhitekture RISC

Najlažji način za spoznavanje prednosti in ranljivosti arhitekture RISC je primerjava s prejšnjo arhitekturo CISC. Glavni namen CISC arhitekture je dokončanje naloge za manjše število montažnih linij. To se doseže z ustvarjanjem procesorske strojne opreme, ki je sposobna razumeti in izvajati številne operacije. Za to posebno nalogo je procesor CISC izdan s posebnim navodilom (MULT). Ko se izvrši, ta ukaz naloži dve vrednosti v ločene registre, pomnoži operande v izvršljivem modulu in nato shrani izdelek v ustrezen register. Tako je lahko celotna naloga množenja dveh številkdopolnjeno z enim navodilom: MULT 2: 3 5: 2. CISC in RISC-arhitektura - prejšnja in naslednja arhitekturna rešitev.
MULT je tako imenovano "zapleteno navodilo". Ukaz deluje neposredno v pomnilniških bankah računalnika in ne zahteva, da programer izrecno povzroči nalaganje ali shranjevanje. Je zelo podoben ukazu v jeziku višje ravni. Na primer, če predpostavimo, da a predstavlja vrednost 2: 3, a b predstavlja vrednost 5: 2, potem je ta ukaz enak izrazu C a = a * b. Ena od glavnih prednosti tega sistema je, da mora prevajalnik opraviti minimalno delo za prevajanje jezika visokega jezika v sklop. Ker je dolžina kode relativno kratka, je za shranjevanje navodil potreben zelo majhen RAM. Pri primerjalni analizi CISC in RISC-arhitekture procesorjev je poudarek na implementaciji kompleksnih navodil neposredno v strojni opremi.

Pristop RISC

Procesorji RISC uporabljajo samo osnovna navodila, ki se izvajajo v enem ciklu. Tako lahko zgornji ukaz MULT razdelimo v tri ločene ukaze: LOAD, ki premakne podatke iz pomnilniške banke v register PROD, ki najde produkt dveh operandov znotraj registrov, in STORE, ki premakne podatke iz registra v banke spomina Jaz sem Za izvedbo natančnega niza korakov, opisanih v pristopu CISC, mora programer kodirati štiri montažne linije: LOAD A, 2: 3.
LOAD B, 5: 2.
PROD A, B.
SHRANI 2: 3 A. Sprva se to morda zdi kot veliko manj učinkovit način dokončanja operacije, saj je večvrstico kode in shranjevanje navodil za izravnavo potrebujejo več RAM-a. Prevajalnik mora tudi narediti več za pretvorbo jezika jezika visoke ravni v kodo tega obrazca.

Primerjava CISC in RISC

Primerjave CISC in RISC so CISC:

Poudarek je na zagotavljanju strojne opreme.

Vključuje dolgoletna kompleksna navodila.

Majhne velikosti kode, visoki cikli na sekundo.

Tranzistorji, ki se uporabljajo za shranjevanje kompleksnih navodil.

RISC:

Osredotočanje na programsko opremo.

Skrajšano navodilo, ki ne zahteva veliko časa.

Nizki cikli na sekundo, velike velikosti kode.

Na pomnilniške registre porabi več tranzistorjev.

Strategija RISC prinaša nekaj zelo pomembnih koristi. Ker vsak ukaz zahteva le en takt, bo celoten program potekal približno enako toliko časa kot večcilindrični MULT ukaz. Ta kratka navodila "RISC" zahtevajo manj prostorskih tranzistorjev kot zapletena navodila, kar pušča več prostora za skupne registre. Ker se vsa navodila izvajajo v istem času (npr. En cikel), je možna obdelava transporterja.

Karakterizacija procesov

Ločitev navodil LOAD in STORE dejansko zmanjšuje obseg dela, ki ga mora računalnik opraviti. Po izvedbi ukaza MULT v slogu CISC procesor samodejno izbriše registre. Če je treba uporabiti enega od operandov za drug izračun, mora procesorponovno naložite podatke iz pomnilniške banke za registracijo. V RISC bo operand ostal v registru, dokler se na njem ne naloži drugačna vrednost. Pristop CISC skuša zmanjšati število navodil za vsak program tako, da žrtvuje število ciklov na navodilo. RISC pa nasprotno zmanjša število ciklov zaradi navodil za vsak program.

Kompleksnost komercialne realizacije

Kljub prednostim predelave, ki temeljijo na RISC, je desetletje minilo, preden so bili komercialno iskani čipi RISK. Razlog za to je predvsem pomanjkanje programske podpore. Čeprav je Appleova linija Macintosh Power, ki uporablja RISC in Windows NT čipi, združljiva z RISC, sta bila Windows 3.1 in Windows 95 razvita ob upoštevanju procesorjev CISC. Mnoga podjetja niso hotela tvegati izpostavljanja tehnologije RISC. Brez komercialnega interesa razvijalci procesorjev niso mogli proizvajati čipov RISC v precej obsežnih količinah, da bi njihova cena postala konkurenčna. Še ena resna ovira je bila prisotnost Intela. Kljub temu, da so njihovi CISC-jevi čipi postali bolj in bolj zapleteni in kompleksni v oblikovanju, je imel Intel sredstva za razvoj zmogljivih procesorjev. Čeprav bi lahko čipi RISC na nekaterih področjih presegli Intelova prizadevanja, razlike niso bile dovolj velike, da bi kupce prepričale, da spremenijo tehnologijo.

Splošna korist RISC

Danes je Intel x86 edini čip, ki ima arhitekturo CISC. To je predvsem posledica napredka na drugih področjih računalniške tehnologije. Cena RAM-a se je močno znižala. Leta 1977 je 1 MB DRAM-a stala približno 5.000 USD. Do leta 1994Enaka količina pomnilnika stane le 6 $ (z inflacijo). Tehnologija prevajalnika je postala tudi bolj zapletena, zato sta uporaba RISC RAM in poudarek na programski opremi postala popolna.

Filozofija niza navodil

Napačno razumevanje opredelitve RISK je ideja, da se postopki odpravijo, kar vodi do krajšega sklopa algoritmov. Že vrsto let se je RISC povečal in mnoge od njih imajo zdaj več možnosti kot CPC CISC. Izraz "zmanjšan nabor postopkov" se nanaša na opis dejstva, da je obseg dela, ki ga opravi vsako navodilo, zmanjšan (ne več kot en cikel pomnilnika) v primerjavi z zapletenimi postopki CISC, ki zahtevajo več deset ciklov za izvajanje enega ukaza. RISC arhitektura ima običajno ločene I /O algoritme in manipulacijo podatkov.

Oblika navodila

Večina arhitektur RISC ima navodila s fiksno dolžino (običajno 32 bitov) in preprosto kodiranje, kar močno poenostavi vzorčenje, dekodiranje in logični izhod. Ena od slabosti 32-bitnih navodil je zmanjšanje gostote kode, kar je neugoden dejavnik za vgrajeno računalništvo na delovnih postajah in strežnikih. Arhitektura RISC je bila prvotno namenjena za storitve. Da bi rešili ta problem, ima več arhitektur, kot so ARM, Power ISA, MIPS, RISC-V in Adipteva Epiphany, neobvezno kratko obliko kratkih navodil ali funkcijo stiskanja ukazov. SH5 prav tako sledi temu vzorcu, čeprav se je razvil v nasprotni smeri in dodal še večvečpredstavnostna navodila za izvirno 16-bitno kodiranje.

Uporaba opreme

RISC čip ima za vsako dano raven splošne učinkovitosti običajno manj tranzistorjev, zasnovanih za osnovno logiko, kar je sprva omogočilo oblikovalcem, da povečajo velikost registrov in notranjo vzporednost. Druge funkcije, ki jih ponavadi najdemo v arhitekturi RISC:

Povprečna zmogljivost procesorja je blizu enega ukaza na cikel.

Edina oblika navodila je uporaba ene besede z operacijsko kodo v istih položajih za preprostejše dekodiranje.

Vsi registri splošnega namena se lahko uporabijo kot vir /destinacija v vseh navodilih, zaradi česar je lažje pripraviti (registri s plavajočo vejico se pogosto shranijo ločeno).

Enostavni načini s kompleksnim naslavljanjem, ki jih izvaja zaporedje ukazov.

​​

Več tipov podatkov strojne opreme (kot je niz bajtov ali BCD).

Modeli RISC so vsebovali tudi Harvardski model spomina, kjer so ekipe in podatki konceptualno ločeni. To pomeni, da spreminjanje pomnilnika, v katerem je shranjena koda, ne vpliva na navodila, ki jih izvaja procesor (CPE ima ločen ukaz in predpomnilnik podatkov), dokler se ne izda posebna sinhronizacijska navodila. Po drugi strani pa omogoča hkraten dostop do predpomnilnikov, kar pogosto poveča produktivnost.

Značilnosti RISC-arhitekture

V začetni fazi razvoja industrije računalniškega programiranjaje bil izveden v montažnem jeziku ali strojni kodi, kar je spodbudilo uporabo močnih in enostavnih navodil. Zato so razvijalci CPE poskušali oblikovati algoritme, ki lahko izvajajo čim več dela. S prihodom jezikov na visoki ravni so arhitekti začeli ustvarjati posebna navodila za neposredno uvedbo nekaterih osrednjih mehanizmov. Drugi splošni cilj je bil zagotoviti vse možne načine naslavljanja za vsak algoritem, znan kot ortogonalnost, da bi olajšal izvajanje prevajalnika.
Takrat je bilo stališče, da je bila konstrukcija strojne opreme bolj zrela kot načrtovanje prevajalnika, kar je samo po sebi tudi razlog za uvedbo delov funkcionalnosti v strojni opremi ali mikrokode, in ne samo v omejenem pomnilniku prevajalnika (ali v pomnilniku prevajalnika) ustvarili svojo kodo). Ko je bil uveden RISC, je ta pristop postal znan kot kompleksna zbirka ukazov ali CISC. Procesorji so imeli tudi relativno malo registrov iz več razlogov:

Veliko število registrov zagotavlja daljše shranjevanje in obnovitev vsebine v stroju in zahteva veliko število ukaznih bitov kot specifikatorje, kar pomeni manj gosto kodo.

Registri CPE so dražji od zunanjih pomnilniških celic.

Omejena razpoložljivost tiskanih vezij ali integriranih vezij.

Praktična uporaba

Arhitektura RISC procesorja se zdaj uporablja na številnih platformah: od pametnih telefonov in tabličnih računalnikov do nekaterih najbolj priljubljenih platform.visoko zmogljivi superračunalniki, kot je računalnik K (vodilni na seznamu 500 najboljših v letu 2011). Do začetka 21. stoletja se je večina nizko profiliranih in mobilnih sistemov opirala na arhitekturo RISC. Primeri:

Arhitektura ARM prevladuje na trgu za vgrajene sisteme z nizko porabo in nizkimi stroški (200-1800 MHz v letu 2014). Uporablja se na večini sistemov Android, Apple iPhone in iPad, Microsoft Windows Phone (prej Windows Mobile), RIM napravah (topic.risc.architecture), Nintendo Game Boy Advance, DS /3DS in Switch.

Linija MIPS (včasih v uporabi na mnogih računalnikih SGI), zdaj PlayStation, PlayStation 2 Nintendo 64 (ipb.risc.architecture), igralne konzole PlayStation Portable in stanovanjski prehodi, kot so kot Linksys WRT54G.

Hitachi SuperH, ki se uporablja v Sega Super 32X, Saturnu in Dreamcastu (viewtopic.php.risc.architecture), je zdaj razvil in prodal Renesas kot SH4.

Atmel AVR se uporablja v različnih proizvodnih linijah: od ročnih krmilnikov Xbox do avtomobilov BMW.

RISC-V (vbulletin.risc.architecture), peti odprtokodni Berkeley RISC ISA, z 32-bitnim naslovnim prostorom, majhno jedro celega števila ukazov, eksperimentalno "stisnjeno" ISA za gostoto kod in namenjene za standardne in posebne razširitve.

Delovne postaje, strežniki in superračunalniki.

MIPS (powered.by.smf.risc.architecture), Silicon Graphics (leta 2006 je prenehalo ustvarjati sisteme, ki temeljijo na MIPS).

SPARC, Oracle (prej Sun Microsystems) in Fujitsu (phorum.risc.architecture).

Arhitektura IBM Power Architecture, ki se uporablja v večini IBM-ovih superračunalnikov, strežnikov vmesne programske opreme in terminalskih postaj.

PA-RISC Hewlett-Packard(phpbb.risc.architecture), imenovan tudi HP-PA (ukinjen konec leta 2008).

Alpha, ki se uporablja za računalnike z eno ploščo, delovnimi postajami, strežniki in superračunalniki podjetja Digital Equipment Corporation, Compaq HP (ukinjeno od leta 2007).

RISC-V (powered.by.phpbb.risc.architecture), peti Berkeleyjev RISC ISA, odprtokodni, s 64 ali 128-bitnimi naslovi in ​​celotno jedro s plavajočo vejico, atomizacija in vektorska obdelava ter je zasnovana za razširitev z navodili za omrežja, vhodno-izhodne podatke, obdelavo podatkov. Za prenos je na voljo 64-bitna nadkalarna raketa.

Primerjava z drugimi arhitekturami

Nekateri procesorji so bili posebej zasnovani z zelo majhnim naborom navodil, vendar se ti modeli bistveno razlikujejo od tradicionalnih arhitektur RISC, zato so jim bili zagotovljeni drugi podatki, kot je minimalni nabor ukazov (MISC). ali arhitekturo, ki je bila uvedena v prometu (TTA). Arhitektura RISC je tradicionalno imela le malo uspeha na namiznem in produktnem trgu, kjer platforme x86 ostajajo prevladujoča procesorska arhitektura. Vendar se to lahko spremeni, saj so procesorji, ki temeljijo na ARM, razviti za sisteme z višjo zmogljivostjo. Proizvajalci, vključno s Cavium, AMD in Qualcomm, so izdali ARM procesorje na strežniški strani. ARM je leta 2017 sodeloval tudi z Crayom, da bi ustvaril superračunalnik, ki temelji na arhitekturi ARM. Vodja podjetja v računalniški industriji Microsoft je napovedal, da bo v partnerstvu s podjetjem Qualcomm leta 2017 podpiral PC verzijo Windows 10 na napravah, ki temeljijo na Qualcomm Snapdragon.Te naprave bodo podpirale Win32 programsko opremo, ki temelji na x86, s pomočjo emulatorja procesorja x86. ARM RISC arhitektura pa se poleg namiznega prostora pogosto uporablja v pametnih telefonih, tablicah in številnih oblikah vgrajene naprave. Tudi Intel Pentium Pro (P6) uporablja za procesorje notranje procesorsko jedro RISC. Medtem ko se je prvotni razvoj arhitekture RISC procesorja bistveno razlikoval od inovativnih projektov CISC, so do leta 2000 najbolj zmogljivi procesorji RISC skoraj enaki kot najbolj zmogljivi procesorji v vrstici CISC.